A figura abaixo ilustra a parte de um CLP que possui 8 entradas binárias (In0 a In7), cujas correspondências de cada uma das entradas são: entrada aberta, interpreta nível lógico baixo (0); entrada conectada à tensão entre 12 V à 32 V, interpreta nível lógico alto (1). Quanto às saídas do CLP em questão, também são em número de 8 (Out0 a Out7), as quais podem gerar 0 V para saída em nível lógico baixo (0) e 24 V para saída em nível lógico alto (1). Ainda conforme a figura acima, duas entradas do CLP recebem duas chaves tipo pushbutton NA (A e B), uma terceira entrada recebe uma chave tipo pushbutton tipo NF (C) e uma saída recebe uma lâmpada que acende em 24V (L), pretende-se implementar a seguinte lógica:
− L nunca acende na condição de C fechado. − L deve acender se A ou B estiverem fechadas.
Para isso foram fornecidas as quatro opções de programação em diagrama ladder mostradas abaixo.
Com o exposto acima, é correto afirmar APENAS que: