Considere os flip-flops JK do circuito abaixo, inicialmente com as saídas QA QB QC QD = 1 1 1 0, respectivamente.
Dados:
PRE - entrada de PRESET, ativa em nível lógico 0.
CLR - entrada de CLEAR, ativa em nível lógico 0.
CLK - entrada de CLOCK, sensível a bordo de descida.
Após 3 pulsos de Clock na entrada, as saídas QA, QB, QC e QD serão, respectivamente,
Dados:
PRE - entrada de PRESET, ativa em nível lógico 0.
CLR - entrada de CLEAR, ativa em nível lógico 0.
CLK - entrada de CLOCK, sensível a bordo de descida.
Após 3 pulsos de Clock na entrada, as saídas QA, QB, QC e QD serão, respectivamente,
