Observe o flip-flop da figura abaixo e analise as proposições que se apresentam abaixo.
1) Trata-se de um flip-flop RS Síncrono.
2) Pulso de relógio (clock) determina o instante de atualização das saídas 𝑄 𝑒 𝑄̅.
3) A entrada CK (clock) inibe as entradas R e S quando seu nível lógico é 0.
4) Não existe problema de erro lógico quando R=S=1.
Estão corretas:
