A balanceiam unicamente as demandas de comunicação memória-dispositivos de E/S.
B são projetados para permitir que processador, memória e dispositivos de E/S possam coexistir em um único barramento.
C são sempre construídos nobackplaneda máquina.
D dispensam a necessidade de padronização
E dispensam lógica adicional para interface barramento debackplane-dispositivo.