A a cada geração, os chips com arquitetura RISC têm disponíveis um maior e mais vantajoso conjunto de instruções, possibilitando a redução no tamanho dos códigos, recorrendo menos à memória para guardar instruções.
B seu objetivo primário é completar uma tarefa com o menor número de linhas de programação possível, tendo assim os códigos mais compactos.
C em ênfase nosoftware, mantendo o hardware simples. Cada instrução tem tamanho uniforme e é efetuada em um ciclo de clock. Pode usar o método pipeline, que permite execução simultânea de instruções
D reduz o trabalho do compilador em converter uma declaração em linguagem de alto nível para códigoAssembly
E tem um conjunto limitado de instrução e seus códigos são mais longos, usando mais ciclos por instrução